（写真：EE Times Japan）

　キオクシアは2024年10月21日、国際会議「IEDM（International Electron Devices Meeting）2024」（2024年12月7～11日／米国サンフランシスコ）において、新コンセプトの半導体メモリ技術に関する3本の論文が採択されたと発表した。 　今回IEDMで発表するのは、低消費電力化の実現を目指す酸化物半導体を用いたDRAM技術（OCTRAM：Oxide-Semiconductor Channel Transistor DRAM）、大容量化に適したMRAM技術、高ビット密度化／高性能化に向けた新しい構造の3次元フラッシュメモリ技術の3つだ。

Nanyaと共同開発の「OCTRAM」技術

　OCTRAM技術は、Nanya Technologyとの共同開発によるもので、製造プロセスの工夫によって、高集積化に有利な縦型トランジスタを実現。また、酸化物半導体を用いたトランジスタの特徴を引き出し、極めて少ないリーク電流も実現したといい、同社は「これによって、AI（人工知能）やポスト5G（第5世代移動通信）システムで利用される大規模メインメモリが搭載されるサーバやIoT（モノのインターネット）製品などの幅広いアプリケーションにおいて低消費電力化を実現する可能性がある」と説明している。

セルハーフピッチ20.5nmで読出／書込を実現

　2つ目の大容量クロスポイント型MRAM技術は、SK hynixとの共同開発によるもので、大容量化に適したセレクタ（選択素子）と磁気トンネル接合を組み合わせたセル技術と、クロスポイント型アレイの微細加工技術を適用。MRAMとして過去最小（同社）となる、セルハーフピッチ20.5nmにおいて、セルの読出／書込動作を実現したという。セルの微細化に伴い、メモリ信頼性が劣化する課題があるが、キオクシアは、「セレクタの過渡応答を活用した新たな読出方式と読出回路の寄生容量を低減することによって、この課題に対する解決策を提示した」としている。同社は、AIやビッグデータ処理向けに、この技術の実用化開発を進めていく方針だ。

NAND型セルを水平方向に配置した新構造

　3つ目の3次元フラッシュメモリ技術では、従来の垂直方向にNAND型セルを連ねた構造に対して、NAND型セルを水平方向に配置し積層した新しい3次元構造を開発した。従来構造では積層数を増加させるとNAND型セル性能が劣化する課題があるが、今回の新構造ではNAND型セル性能の劣化を抑えることに加え、信頼性を改善させることが期待されるという。同社は、「本構造を用いることで、高いビット密度と信頼性を備えた3次元フラッシュメモリを低コストで実現することが可能だ」と説明している。