半導体製造用ワイヤボンディング検査装置を発表
ワイヤサグやニアショート、ストレイワイヤなどを迅速に識別 キーサイト・テクノロジーは2024年9月、半導体製造向けワイヤボンディング検査ソリューション「Electrical Structural Tester(EST)」を発表した。半導体製造工程でワイヤボンディングの不良を迅速に特定することで、生産性の向上や歩留まりの改善が可能となる。 ESTは、最新のnVTEP(nano Vectorless Test Enhanced Performance)技術を用い、ワイヤボンディングとセンサープレートの間に容量構造を作る。これにより、ワイヤサグ(たわみ)やニアショート(ワイヤ近接)、ストレイワイヤ(迷線)といったわずかな不良を識別し、ワイヤボンディングの良否を判断する。 具体的には、静電容量結合パターンの変化を解析することで、ワイヤボンディングの不良を幅広く特定できる。生産性にも優れている。同時に最大20個のICを測定でき、1時間当たりの処理能力は最大7万2000個である。さらに、限界再試行テスト(MaRT)や動的部品平均化テスト(DPAT)、リアルタイム部品平均化テスト(RPAT)といった測定手法を用いて不良を適切に検出し、歩留まりを向上させるという。
EE Times Japan