10ナノ台の第6世代1c微細工程を適用

SKハイニックス提供

　SKハイニックスが世界で初めて回路線幅が11ナノメートル水準のメモリー半導体を開発した。今年中に量産に突入する計画だ。 　29日のSKハイニックスの発表によると、同社は最近10ナノ台の第6世代の1ｃ微細工程を適用したDRAMを開発した。10ナノ台の半導体は、具体的には回路線幅に応じてｘ～ｚとａ～ｃの世代に分かれるが、第6世代であるｃまで来たことになる。ｃは11ナノ水準として知られている。世代が変わって回路線幅が狭まることによって、半導体の性能も改善される。 　SKハイニックスが今回新しい工程を適用して開発した製品は、16ギガビットの第5世代DRAM（DDR5）だ。主にコンピューターやサーバなどに活用される第5世代DRAMは、通常、最新工程が一番最初に適用される製品だ。同社は11ナノ水準の第5世代DRAMを今年中に量産し、来年から供給する予定だ。次々と低電力DRAM（LPDDR）やグラフィックDRAM（GDDR）などの他の製品にも新しい工程を適用していくという計画だ。 　これによってハイニックスは、競合会社をすべて追い抜いたという評価を受けることになった。昨年5月に12ナノ級の量産を業界で初めて開始したことを明らかにしたサムスン電子は、その後これといった進展状況はない。昨年10月の「サムスン・メモリーテックデー」のイベントで「次世代11ナノ級のDRAMも業界最大水準の集積度を目標に開発中」だと明らかにしたのがすべてだ。米国マイクロン・テクノロジーも11ナノ開発にはまだ進入できていないという。 イ・ジェヨン記者 (お問い合わせ japan@hani.co.kr )